Verilog-HDL工程实践入门

出版时间：2005-11  出版社：北京航空航天大学出版社  作者：常晓明李媛媛  页数：316  

内容概要

　　本书从实践的角度出发，全面介绍了硬件描述语言Verilog-HDL。通过与具体电路实验的结合，使读者能够轻松地掌握Verilog-HDL的语法、结构、功能及其简单应用。此外，本书还附带一张特色光盘：网页形式、学习方便；视频效果、直观生动；文档齐全、设计快捷；源码验证、保你成功！　　　　本书共有9章。第1章～第5章，通过应用Verilog-HDL描述的各种逻辑电路实例，详细讲解该语言的语法结构和仿真实现。第6章讲述基于Verilog-HDL的硬件电路的实现。第7章介绍硬件开发应具备的条件。第8章说明全书所应用到的所有硬件基本单元的设计。第9章通过列举8个简单的应用实例，详细讲解数字电路系统设计的全过程。书中给出的全部仿真结果和硬件实现均经过验证。　　本书附带光盘1张，包含全书所有的Verilog-HDL实例文件、电路图的Protel文件以及部分实例的视频演示。为了使读者能够更好地理解和掌握全书内容，光盘中的文件采用多媒体技术，以网络版的风格，用视频和音频的表现技法，图像和动画的表现方式突出了全书的精华。本书很适合初学者和工程技术人员作为入门、工具书和参考资料。

作者简介

　　常晓明，工学博士，教授，博士生导师，现在太原理工大学计算机与软件学院执教，同时任该校教务处处长。1985-1989年，1996-2000年两次赴日本信州大学留学长达8年，分别获得工学硕士和工学博士学位。主要从事的研究领域：计算机监控系统，检测技术与自动化装置。1986-2004年先后完成了20余项科研课题及工程项目，目前还承担山西省自然科学基金和回国留学人员基金等多项课题。在国内外各种学术期刊和会议上共发表论文40余篇，并有出版的学术专著和专利。常晓明教授为山西省自然科学基金项目评委、山西省电子应用专家委员会委员、日本博士国际协同研究所（DIC）主任研究员、日本信州大学工学部国际研究者、日本信州大学协若研究室研究员，还兼任省自然科学基金项目评委，《今日电子》杂志编委、第四届中国煤炭教育协会高等教育分会委员、《中国大学教学》杂志特约审稿人等多项社会职务。

书籍目录

第1章　硬件描述语言1.1　什么是硬件描述语言HDL1.2　基本逻辑电路的Verilog-HDL描述1.2.1　“与”门逻辑电路的描述1.2.2　“与非”门逻辑电路的描述1.2.3　“非”门逻辑电路的描述1.2.4　“或”门逻辑电路的描述一1.2.5　“或非”门逻辑电路的描述1.2.6　缓冲器逻辑电路的描述1.3　逻辑仿真1.3.1　顶层模块的编写1.3.2　寄存器类型定义1.3.3　线网类型定义1.3.4　底层模块的调用1.3.5　输入端口波形的描述1.3.6　二“与”门逻辑电路的逻辑仿真结果第2章　仿真器的获取、安装及运行2.1　通过网站获取和安装ISE WebPACK ModelSim XE仿真器2.2　一个最简单的仿真实例第3章　组合逻辑电路3.1　数据选择器3.1.1　2-1数据选择器3.1.2　2-1数据选择器的Verilog-HDL描述3.1.3　4-1数据选择器3.1.4　4-1数据选择器的Verilog-HDL描述3.1.5　条件操作符的使用方法3.1.6　数据选择器的行为描述方式3.1.7　Case语句的使用方法3.1.8　Lelse语句的使用方法3.1.9　function函数的使用方法3.1.10　用于仿真的顶层模块3.1.11　数据选择器的逻辑仿真结果3.2　数据比较器3.2.1　最简单的数据判断方法3.2.2　2位数据比较器3.2.3　2位数据比较器的Verilog-HDL描述3.2.4　2位数据比较器的逻辑仿真结果3.2.5　数据比较器的数据宽度扩展3.2.6　4位数据比较器的Verilog—HDL描述3.2.7　4位数据比较器的逻辑仿真结果3.3　编码器3.3.1　2位二进制编码器3.3.2　2位二进制编码器的Verilog-HDL描述3.3.3　2位二进制编码器的逻辑仿真结果3.4　译码器3.4.1　BCD码译码器3.4.2　非完全描述的逻辑函数和逻辑表达式的简化3.4.3　BCD码译码器的Verilog-HDL描述3.4.4　BCD码译码器的逻辑仿真结果第4章　触发器……第5章　时序逻辑电路……第6章　基于Verilog-HDL的硬件电路的实现……第7章　硬件开发应具备的条件……第8章　硬件基本单元的设计……第9章　应用系统的设计与实现……附录　光盘内容简介及使用说明参考文献