数字电路与系统实验教程

出版时间：2008-1  出版社：北京邮电  作者：唐志宏  页数：304  

内容概要

本书是《数字电路与系统》课程的实验教材。旨在通过实验，使读者对《数字电路与系统》所介绍的数字电路基础知识有较为全面的认识和掌握。全书共分8章。第1章内容为数字电路基础及逻辑门；第2章内容为组合逻辑电路；第3章内容为触发器；第4章内容为时序逻辑电路；第5章内容为存储器和可编程逻辑器件；第6章内容为555定时器；第7章内容为数／模与模／数转换；第8章内容为数字系统设计。    本书在实验内容的安排上，注意贯彻从实际出发、由浅入深、深入浅出、加强学生动手实践能力等原则。在电路的分析、设计与实现部分，采用一个题目多种方案对比的实现方式，从验证、设计等多个角度，教授系统的开发技巧，反复训练学生的分析问题和解决问题的能力，为进一步学习其他的专业课程打下坚实的基础。另外，在每个实验末都附有一定数量的思考题目，以启发学生的思路，扩展学生的视野，加深学生的实验印象。    本书可供普通高校、高职技术院校的电子、计算机、自控等专业作为实验教材或教学参考书。

书籍目录

第1章 数字电路基础及逻辑门  1.1 基本逻辑运算和逻辑门  1.2 复合逻辑运算和逻辑门　1.3 集成逻辑门　　1.3.1 CMOS集成逻辑门　　1.3.2 TTL集成逻辑门  1.4 集成逻辑门的选择和使用　　1.4.1 集成逻辑门电路系列及型号命名法　　1.4.2 集成逻辑门的使用　1.5 实验　　实验1 逻辑门基本逻辑功能验证　　实验2 逻辑门应用　　实验3 用VHDL语言描述逻辑门电路实验第2章 组合逻辑电路　2.1 组合逻辑电路设计　2.2 加法器　2.3 数值比较器　2.4 编码器和译码器　　2.4.1 编码器　　2.4.2 译码器　2.5 数据选择器和数据分配器　　2.5.1 数据选择器　　2.5.2 数据分配器　2.6 实验　　实验1 由逻辑门构成的组合逻辑电路的设计　　实验2 加法器和数值比较器综合实验　　实验3 编码器和译码器综合实验　　实验4 数据选择器和数据分配器综合实验　　实验5 用VHDL语言描述组合逻辑电路实验第3章 触发器　3.1 电平触发器　　3.1.1 基本RS触发器　　3.1.2 时钟D触发器　3.2 边沿触发器　　3.2.1 D触发器　　3.2.2 JK触发器　3.3 实验　　实验1 电平触发器的功能验证及应用　　实验2 边沿触发器的功能验证及应用　　实验3 用VHDL语言描述触发器实验第4章 时序逻辑电路　4.1 时序逻辑电路的分析和设计　4.2 米里型电路和摩尔型电路　4.3 计数器　4.4 寄存器　4.5 实验　　实验1 时序逻辑电路设计　　实验2 MSL计数器及其应用　　实验3 MSL通用移位寄存器及其应用　　实验4 用VHDL语言描述时序逻辑电路实验第5章 存储器和可编程逻辑器件　5.1 随机存取存储器　　5.1.1 静态随机存取存储器　　5.1.2 动态随机存取存储器　……第6章 555定时器第7章 数/模和模/数转换第8章 数字系统设计附录A 数字电路实验仪介绍附录B 预习报告、实验报告的写作内容附录C VHDL编程语言简介附录D MAX+plus II软件的使用附录E 常用集成电路引脚排列图参考文献