Verilog数字系统设计与FPGA应用

出版时间：2012-10  出版社：清华大学出版社  作者：赵倩，叶波，林丽萍 等 著  页数：325  

内容概要

　　《21世纪高等学校规划教材·电子信息：Verilog数字系统设计与FPGA应用》按照Verilog数字系统设计的前端设计流程编写，从Verilog HDL语言、HDL编码指南、逻辑证到测试平台，在此基础上对当前主流Altera FPGA/CPLD器件的应用进行介绍，并对片上可编程系统行深入探讨。本书内容由浅入深，循序渐进，既容易入门，又能深入到集成电路设计领域。　　本书可作为电子、计算机等信息类专业高年级本科生及研究生的教材，也可以作为集成电路设计FPGA开发工程师的技术参考书。

书籍目录

第1章 绪论1.1 集成电路设计技术的发展1.2 Verilog HDL和VHDL1.2.1 Verilog HDL和VHDL的发展历史1.2.2 Verilog HDL和VHDL的比较1.3 FPGA/CPLD简介1.3.1 可编程逻辑器件的发展历史1.3.2 PAL/GAL1.3.3 CPLD1.3.4 FPGA1.3.5 CPLD与FPGA的区别1.3.6 SOPC习题1第2章 Verilog HDL基础2.1 Verilog HDL的基本单元——模块2.1.1 简单Verilog HDL程序实例2.1.2 Verilog HDL程序的基本结构2.1.3 逻辑功能描述2.2 Verilog HDL基本语法2.2.1 词法规定2.2.2 常量及其表示2.2.3 变量的数据类型2.3 运算符及表达式2.3.1 算术运算符2.3.2 位运算符2.3.3 缩位运算符2.3.4 关系运算符2.3.5 等式运算符2.3.6 逻辑运算符2.3.7 移位运算符2.3.8 位拼接运算符2.3.9 条件运算符2.3.10 优先级别2.4 过程语句2.4.1 initial语句2.4.2 always语句2.5 块语句2.5.1 串行块begin-end2.5.2 并行块fork-join2.6 赋值语句2.6.1 连续赋值2.6.2 过程赋值2.7 条件语句2.7.1 if-else语句2.7.2 case语句2.7.3 条件的描述完备性2.8 循环语句2.8.1 forever语句2.8.2 repeat语句2.8.3 while语句2.8.4 for语句2.8.5 disable语句2.9 task和function说明语句2.9.1 task说明语句2.9.2 function说明语句2.9.3 task和function说明语句的不同点2.10 编译向导2.10.1 宏定义语句、define2.10.2 文件包含语句、include2.10.3 条件编译命令、ifdef、else、endif2.10.4 时间尺度命令、timescale2.11 Verilog HDL设计举例2.11.1 组合逻辑电路描述2.11.2 时序逻辑电路2.12小结习题2第3章 Verilog HDL常用的建模方式3.1 Verilog HDL常用的建模描述方式3.1.1 结构化建模描述方式……第4章 有限状态机设计第5章 Verilog代码编写风格第6章 逻辑验证与测试平台第7章 逻辑综合与静态时序分析第8章 Altera FPGA/CPLD器件及编程配置第9章 数字电路与系统的设计实例第10章 可编程片上系统附录A 常用EDA软件使用指南附录B DE2介绍参考文献