数字系统设计与Verilog HDL

出版时间：2002-1-1  出版社：电子工业出版社  作者：杨吉斌,王金明  页数：304  字数：512000  
Tag标签：无  

内容概要

本书主要阐述数字系统设计方法和Verilog HDL语言的应用，着眼于综合开发能力的提高。    本书按照“器件-设计软件-设计语言”的顺序系统介绍数字系统设计的方法、PLD器件、流行的EDA设计软件和HDL设计语言等，力求涵盖数字系统开发所涉及的主要方面，并在内容上进行取舍，作了精心的编排。本书重点对用Verilog HDL设计开发常用的数字电路和数字系统进行具体阐述，并配以大量的设计实例，所有实例均经过了综合和验证。相关器件和开发工具主要选取了国内广泛使用的Altera公司的PLD器件及其开发工具MAX+PLUS II。    本书可供电子和通信等领域从事硬件设计和系统开发的工程技术人员和教师阅读参考，也可以作为相关专业研究生和高年级本科生的教材。

书籍目录

第1章 数字系统与数字系统设计  1.1 引言  1.2 数字系统的设计    1.2.1 自上而下的设计    1.2.2 自下而上的设计    1.2.3 正向设计与逆向设计  1.3 EDA技术及其应用    1.3.1 EDA技术的发展    1.3.2 现代EDA技术的特点及应用  1.4 IP核复用技术与SOC    1.4.1 IP复用技术    1.4.2 系统芯片（SOC）    1.4.3 深亚微米技术带来的挑战    1.4.4 基于平台的设计方法（PBD）  1.5 数字系统的实现方式    1.5.1 全定制方式    1.5.2 门阵列（Gate Array）    1.5.3 PLD实现方式  1.6 数字系统的设计方式    1.6.1 图形设计方式    1.6.2 基于HDL的设计    1.6.3 高速、高密度PCB的设计  1.7 小结第2章 ASIC与PLD  2.1 概述    2.1.1 ASIC    2.1.2 PLD的发展演变  2.2 PLD的分类    2.2.1 按集成度分类    2.2.2 按结构特点分类    2.2.3 按编程特点分类  2.3 PLD的基本结构    2.3.1 PLD结构原理    2.3.2 PLD电路的表示方法    2.3.3 SPLD的结构  2.4 CPLD的结构与特点    2.4.1 宏单元    2.4.2 可编程I／O单元    2.4.3 可编程连线阵列（PIA）  2.5 FPGA的结构与特点    2.5.1 可配置逻辑块（CLB）    2.5.2 输入／输出模块（IOB）    2.5.3 可编程互连线（PI）    2.5.4 片内RAM  2.6 在系统编程与边界扫描测试技术    2.6.1 在系统编程（ISP）技术    2.6.2 边界扫描测试（BST）技术  2.7 PLD产品概述    2.7.1 Lattice公司的PLD    2.7.2 Xilinx公司的PLD    2.7.3 Altera公司的PLD  2.8 PLD的发展趋势  2.9 小结第3章 Altera的CPLD/FPGA  3.1 概述    3.1.1 器件系列    3.1.2 结构与特点    3.1.3 宏功能模块及IP核    3.1.4 Altera的开发工具  3.2 APEX 20K器件系列    3.2.1 系统级芯片——APEX 20K器件    3.2.2 APEX 20K器件的结构    3.2.3 嵌入式系统块（ESB）    3.2.4 APEX 20K器件的I／O结构  3.3 FLEX 10K器件系列    3.3.1 概述    3.3.2 结构与功能    3.3.3 器件特性设定    3.3.4 数据配置与下载  3.4 ACEX 1K器件系列    3.4.1 概述    3.4.2 ACEX 1K器件结构  3.5 MAX 7000器件系列    3.5.1 概述    3.5.2 结构与功能    3.5.3 其他功能和特性  3.6 EPC配置器件    3.6.1 概述    3.6.2 常用的EPC配置器件    3.6.3 典型的配置电路    3.6.4 最大的配置器件EPC16  3.7 小结第4章 常用的EDA设计软件第5章 MAX+PLUS II使用指南第6章 Verilog HDL第7章 用Verilog HDL设计数字电路第8章 数字模块与数字系统的设计实现附录A Verilog HDL关键字附录B MAX+PLUS II支持的Verilog HDL数据类型和语句附录C GW48型EDA实验开发系统使用介绍参考文献及相关网站